Analogchip berechnet große Fourier-Transformationen mit einer halben Million Flash-Speicherzellen

Ein digitaler Algorithmus, abgebildet auf physikalische Speicherarrays

Fourier-Transformationen zerlegen komplexe Signale in ihre einzelnen Frequenzen, um verborgene Muster in Schall, Radar und digitalen Bildern aufzudecken – Technologien, die für Robotik und Raumfahrt entscheidend sind. Standard-Computersysteme berechnen diese Signale mit der schnellen Fourier-Transformation, kurz FFT. Die mathematische Formulierung beruht auf einem Skalierungsgesetz von O(N log N): Große Transformationen werden rekursiv in kleinere Teile zerlegt, um Berechnungen auf digitalen Mikroprozessoren zu beschleunigen. Analoge Hardware verarbeitet Daten als kontinuierliche elektrische Größen und mit geringerem Energieaufwand, konnte große Transformationen aber bisher nicht bewältigen, weil der Algorithmus auf digitale Logik zugeschnitten war, so eine in Nature Electronics veröffentlichte Studie.

Analoges In-Memory-Computing hat sich als stromsparender Beschleuniger für Matrixmultiplikationen etabliert, eine Kernoperation hinter Modellen der künstlichen Intelligenz. Die Divide-and-Conquer-Strategie der FFT auf analoge Chips abzubilden, blieb jedoch ein ungelöstes Problem. Das Team ging diese Einschränkung an, indem es die rekursive Zerlegung des Algorithmus mit großen physikalischen Speicherblöcken kombinierte.

„Seit Jahren erforschen unsere Gruppe und viele andere das analoge In-Memory-Computing als sehr effizienten Beschleuniger für Matrixmultiplikationen.“

— T. Patrick Xiao, Sandia National Laboratories

Eine 65.536-Punkt-Transformation mit SONOS-Flash-Zellen berechnen

Die Forscher beendeten die mathematische Unterteilung der Fourier-Transformation, sobald die Größe des Teilproblems dem physikalischen Array der Hardware entsprach. Diese hybride Innovation erlaubt es dem System, wesentliche Matrixberechnungen parallel im Speicherarray zu erledigen, während digitale Schaltkreise die übrigen Operationen abschließen. Um die Architektur zu testen, programmierten die Forscher Koeffizienten der diskreten Fourier-Transformation direkt in SONOS-Flash-Speicher-Bausteine, wie TechXplore berichtet.

SONOS-Zellen speichern eine elektrische Ladung in einer ultradünnen Isolierschicht, die numerische Daten ohne ständige Stromzufuhr hält. Das Team konfigurierte einen 512 × 1.024-Block im Speicherarray mit einer 256-Punkt-Matrix der diskreten Fourier-Transformation. Durch den gleichzeitigen Betrieb von mehr als 500.000 Flash-Bausteinen schloss der analoge Prozessor eine 65.536-Punkt-FFT ab, ohne dass sich Signalfehler katastrophal aufsummierten.

Signalverarbeitung jenseits von Arbeitslasten der künstlichen Intelligenz

Frühere analoge Umsetzungen hatten nur kleine Transformationen von bis zu 64 oder 128 Punkten gezeigt, bevor Rauschen die Berechnung verschlechterte. Durch die hochpräzise Steuerung der SONOS-Zellen hielt das Team die Matrixberechnungen über eine halbe Million Komponenten gleichzeitig genau. In praktischen Tests verarbeitete die hybride Plattform Aufgaben wie Radarverarbeitung, das Entfernen von Unschärfe aus Bildern und Audiofilterung, was zeigt, dass analoge In-Memory-Architekturen Arbeitslasten weit außerhalb der Routine-Matrixmultiplikation für künstliche Intelligenz bewältigen können. Während die Forscher die Erfindung weiterentwickeln, könnte der Durchbruch auch neuen Patentanmeldungen und kommerziellen Anwendungen in der stromsparenden Signalverarbeitung den Weg ebnen.

Lesen Sie auch bei The Patent: OpenAI-Pipeline entdeckt 948 Fehler im Linux-Kernel